

This is to certify that the following application annexed hereto is a true copy from the records of the Korean Intellectual Property Office.

출원 번호

Application Number

10-2003-0050890

출 원 년 월 일

Date of Application

2003년 07월 24일 JUL 24, 2003

출 원 인 : Applicant(s)

엘지전자 주식회사 LG Electronics Inc.

THE TANK THE

년 월 <u>일</u> 2004 08 06

특

허

청



SUBMITTED OR TRANSMITTED IN COMPLIANCE WITH RULE 17.1(a) OR (b)



【서지사항】

【서류명】 특허출원서

【권리구분】 특허

【수신처】 특허청장

【참조번호】 0005

【제출일자】 2003.07.24

【발명의 명칭】 플라즈마 디스플레이 패널의 구동장치 및 방법

【발명의 영문명칭】 Apparatus and Method of Driving Plasma Display Panel

【출원인】

【명칭】 엘지전자 주식회사

【출원인코드】 1-2002-012840-3

【대리인】

【성명】 김영호

[대리인코드] 9-1998-000083-1

【포괄위임등록번호】

2002-026946-4

【발명자】

【성명의 국문표기】 윤상진

【성명의 영문표기】Y00N, Sang Jin【주민등록번호】701229-1547915

【우편번호】 718-831

【주소】 경상북도 칠곡군 석적면 남율리 710 우방 신천지 타운 103동

1802호

【국적】 KR

【심사청구】 청구

【취지】 특허법 제42조의 규정에 의한 출원, 특허법 제60조의 규정에 의

한 출원심사 를 청구합니다. 대리인

김영호 (인)


[수수료]

【기본출원료】20면29,000원【가산출원료】10면10,000원【우선권주장료】0건0원

【심사청구료】 8 항 365,000 원

【합계】 404,000 원

【첨부서류】 1. 요약서·명세서(도면)_1통



【요약서】

[요약]

본 발명은 휘점오방전 및 미스라이팅을 방지함과 아울러 제조비용을 절감할 수 있도록 한 플라즈마 디스플레이 패널의 구동장치에 관한 것이다.

본 발명의 플라즈마 디스플레이 패널의 구동장치는 초기화기간동안 주사전극들로 상승 램프파형을 공급함과 아울러 초기화기간에 이은 강화기간동안 주사전극들로 정극성의 강화펄스를 공급하기 위한 셋업 공급부와, 초기화기간동안 주사전극들로 하강 램프파형을 공급함과 아울러 강화기간동안 주사전극들로 부극성의 강화펄스를 공급하기 위한 부극성전압 공급부를 구비한다.

【대표도】

도 9



【명세서】

【발명의 명칭】

플라즈마 디스플레이 패널의 구동장치 및 방법{Apparatus and Method of Driving Plasma Display Panel}

【도면의 간단한 설명】

도 1은 종래의 3전극 교류 면방전형 플라즈마 디스플레이 패널의 방전셀 구조를 나타내는 사시도.

도 2는 종래의 플라즈마 디스플레이 패널의 한 프레임에 포함되어 있는 서브필드를 나타내는 도면.

도 3은 도 2에 도시되어 있는 서브필드동안 전극에 인가되는 구동파형을 나타내는 파형도.

도 4는 도 2에 도시된 초기화기간 동안 전극들에 형성되는 벽전하들을 나타내는 도면.

도 5는 도 2에 도시된 초기화기간 동안 일부 방전셀들에 형성되는 벽전하를 나타내는 도면.

도 6은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도.

도 7은 본 발명의 제 1실시예에 의한 주사전극 구동부를 나타내는 회로도.

도 8은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도. 30050890

출력 일자: 2004/8/13

도 9는 본 발명의 제 2실시예에 의한 주사전극 구동부를 나타내는 회로도.

< 도면의 주요 부분에 대한 부호의 설명 >

10 : 상부기판 12Y,12Z : 투명전극

13Y,13Z : 버스전극 14,22 : 유전체층

16 : 보호막 18 : 하부기판

20X : 어드레스전국 24 : 격벽

26 : 형광체층 30Y : 주사전극

30Z : 유지전극 41 : 에너지 회수회로

42 : 드라이브 집적회로 43,50 : 부극성전압 공급부

44 : 스캔기준전압 공급부

【발명의 상세한 설명】

【발명의 목적】

【발명이 속하는 기술분야 및 그 분야의 종래기술】

본 발명은 플라즈마 디스플레이 패널의 구동장치 및 방법에 관한 것으로 특히, 휘점오방 전 및 미스라이팅을 방지함과 아울러 제조비용을 절감할 수 있도록 한 플라즈마 디스플레이 패 널의 구동장치 및 방법에 관한 것이다.

<20> 플라즈마 디스플레이 패널(Plasma Display Panel : 이하 "PDP"라 한다)은



He+Xe, Ne+Xe, He+Xe+Ne 등의 불활성 혼합가스가 방전할 때 발생하는 자외선이 형광체를 발광 시킴으로써 화상을 표시하게 된다. 이러한 PDP는 박막화와 대형화가 용이할 뿐만 아니라 최근 의 기술 개발에 힘입어 화질이 향상되고 있다.

- 도 1을 참조하면, 3전극 교류 면방전형 PDP의 방전셀은 상부기판(10) 상에 형성되어진 주사전극(30Y) 및 유지전극(30Z)과, 하부기판(18) 상에 형성되어진 어드레스전극(20X)을 구비한다.
- 주사전극(30Y)과 유지전극(30Z) 각각은 투명전극(12Y,12Z)과, 투명전극(12Y,12Z)의 선폭보다 작은 선폭을 가지며 투명전극의 일측 가장자리에 형성되는 금속버스전극(13Y,13Z)을 포함한다. 투명전극(12Y,12Z)은 통상 인듐틴옥사이드(Indium-Tin-Oxide: ITO)로 상부기판(10) 상에 형성된다. 금속버스전극(13Y,13Z)은 통상 크롬(Cr) 등의 금속으로 투명전극(12Y,12Z) 상에 형성되어 저항이 높은 투명전극(12Y,12Z)에 의한 전압강하를 줄이는 역할을 한다.
- 주사전극(30Y)과 유지전극(30Z)이 나란하게 형성된 상부기판(10)에는 상부 유전체층(14)과 보호막(16)이 적층된다. 상부 유전체층(14)에는 플라즈마 방전시 발생된 벽전하가 축적된다. 보호막(16)은 플라즈마 방전시 발생된 스퍼터링에 의한 상부 유전체층(14)의 손상을 방지함과 아울러 2차 전자의 방출 효율을 높이게 된다. 보호막(16)으로는 통상 산화마그네슘(MgO)이 이용된다.
- ○4○ 어드레스전극(20X)이 형성된 하부기판(18) 상에는 하부 유전체층(22) 및 격벽(24)이 형성되며, 하부 유전체층(22)과 격벽(24) 표면에는 형광체층(26)이 도포된다. 어드레스전극(20X)은 주사전극(30Y) 및 유지전극(30Z)과 교차되는 방향으로 형성된다. 격벽(24)은 어드레스전극(20X)과 나란하게 형성되어 방전에 의해 생성된 자외선 및 가시광이 인접한 방전셀에 누설되는 것을 방지한다. 형광체층(26)은 플라즈마 방전시 발생된 자외선에 의해 여기되어



적색, 녹색 또는 청색 중 어느 하나의 가시광선을 발생하게 된다. 상/하부기판(10,18)과 격벽(24) 사이에 마련된 방전공간에는 불활성 혼합가스가 주입된다.

PDP는 화상의 계조를 구현하기 위하여, 한 프레임을 발광횟수가 다른 여러 서브필드로 나누어 시분할 구동하게 된다. 각 서브필드는 전화면을 초기화시키기 위한 초기화기간과, 주 사라인을 선택하고 선택된 주사라인에서 셀을 선택하기 위한 어드레스기간과, 방전횟수에 따라 계조를 구현하는 서스테인기간으로 나뉘어진다. 여기서, 초기화기간은 상승램프파형이 공급 되는 셋업기간과 하강램프파형이 공급되는 셋다운 기간으로 나뉘어진다.

○26 예를 들어, 256 계조로 화상을 표시하고자 하는 경우에 도 2와 같이 1/60 초에 해당하는 프레임 기간(16.67ms)은 8개의 서브필드들(SF1내지SF8)로 나누어지게 된다. 8개의 서브 필드들(SF1내지SF8) 각각은 전술한 바와 같이, 초기화기간, 어드레스기간과 서스테인기간으로 나누어지게 된다. 각 서브필드의 초기화기간과 어드레스 기간은 각 서브필드마다 동일한 반면에서스테인 기간은 각 서브필드에서 2ⁿ(n=0,1,2,3,4,5,6,7)의 비율로 증가된다.

<27> 도 3은 두 개의 서브필드에 공급되는 PDP의 구동파형을 나타낸다.

도 3에 있어서, Y는 주사전극을 나타내며, Z는 유지전극을 나타낸다. 그리고 X는 어드 레스전극을 나타낸다.

도 3을 참조하면, PDP는 전화면을 초기화시키기 위한 초기화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나누어 구동된다.

<30> 초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어



나게 되어 셀들 내에 벽전하가 생성된다. 이와 같은 상승 램프파형(Ramp-up)은 서스테인전압 (Vs)으로부터 셋업전압(Vsetup)과 서스테이 전압(Vs)의 합 전합까지 상승한다.

《31》 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전 압보다 낮은 정극성 전압(Vs)에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 실제적으로, 셋다운기간 동안 원하는 벽전하들이 잔류될 수 있도록 하강 램프파형(Ramp-down)은 서스테인전압(Vs)으로부터 부극성의 전압(-Vy)까지 하강하게 된다.

어드레스기간에는 부극성 스캔필스(scan)가 주사전극들(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터필스(data)가 인가된다. 이 스캔필스(scan)와 데이터 필스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터필스(data)가 인가되는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다.

한편, 셋다운기간과 어드레스기간 동안에 유지전극들(Z)에는 서스테인전압레벨(Vs)의 정 극성 직류전압이 공급된다.

서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인필스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인필스(sus)가 더해지면서 매 서스테인필스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.





이와 같은 종래의 PDP의 셋업기간에는 주사전극(Y)에는 정극성의 전압이 공급되고 유지 전극(Z)에는 부극성의 전압(또는 기저전압)이 공급된다. 따라서, 셋업기간에 도 4와 같이 주 사전극(Y)에는 부극성의 벽전하가 형성되며 유지전극(Z)에는 정극성의 벽전하가 형성된다. 셋 다운 기간에는 상승 램프파형(Ramp-up)의 피크전압보다 낮은 정극성의 전압에서 떨어지는 하강 램프파형(Ramp-down)이 인가되고, 이에 따라 과도하고 불균형하게 형성된 불요 벽전하가 소거 되어 셀 내의 벽전하는 일정량으로 줄어들게 된다.

이어서, 어드레스 기간에 주사전극(Y)에는 부극성의 전압이 인가되고 유지전극(Z)에는 정극성의 전압이 인가된다. 이때, 셋다운 기간에 형성된 벽전하의 전압값(부극성)과 주사전극
(Y)으로 인가되는 부극성의 전압값이 합쳐져 어드레스 방전이 일어나게 된다.

이와 같이 구동되는 종래의 PDP는 초기화기간에 원하는 벽전하가 형성되어야만 안정적이 어드레스 방전이 일어나게 된다. 하지만, 종래에는 패널의 특성에 따라서 초기화기간에 원하 는 벽전하가 형성되지 않게 되고, 이에 따라 휘점 오방전 또는 미스 라이팅 현상이 발생된다.

이를 상세히 설명하면, 초기화기간에 정상적으로 벽전하가 형성될 때 도 4와 같이 주사 전극(Y)에 부극성의 벽전하가 형성되고 유지전극(Z)에 정극성의 벽전하가 형성된다. 하지만, 패널 특성등의 문제로 인하여 일부 방전셀들에서는 도 5와 같이 셋다운 기간동안 주사전극(Y) 에 정극성의 벽전하게 형성되게 된다. 다시 말하여, 셋다운 기간동안 하강 램프파형 (Ramp-down)이 부극성의 전압(-Vy)까지 하강하고, 이때 일부 방전셀에 형성된 주사전극(Y)에 정극성의 벽전하가 형성되게 된다. 이와 같이 주사전극(Y)에 정극성의 벽전하가 형성되면 휘 점 오방전 또는 미스 라이팅 현상이 발생되어 PDP의 화질이 저하되게 된다.



【발명이 이루고자 하는 기술적 과제】

<39> 따라서, 본 발명의 목적은 휘점오방전 및 미스라이팅을 방지함과 아울러 제조비용을 절 감할 수 있도록 한 플라즈마 디스플레이 패널의 구동장치 및 방법을 제공하는 것이다.

【발명의 구성】

- 생기 목적을 달성하기 위하여 본 발명의 플라즈마 디스플레이 패널의 구동장치는 초기화기간동안 주사전국들로 상승 램프파형을 공급함과 아울러 초기화기간에 이은 강화기간동안 주사전국들로 정극성의 강화펄스를 공급하기 위한 셋업 공급부와, 초기화기간동안 주사전국들로 하강 램프파형을 공급함과 아울러 강화기간동안 주사전국들로 부극성의 강화펄스를 공급하기 위한 부극성전압 공급부를 구비한다.
- <41> 상기 부극성전압 공급부는 하나의 스위칭소자만을 구비한다.
- 42> 상기 부극성전압 공급부는 드리이브 집적회로의 일측과 스캔전압원 사이에 설치되는 스위칭소자와, 스위칭소자의 게이트단자에 접속되어 스위칭소자의 채널폭을 제한하기 위한 가변 저항을 구비한다.
- <43> 상기 부극성의 강화펄스는 하강 램프파형의 전압값보다 높은 전압까지 하강된다.
- 상기 스위칭소자는 상기 부극성의 강화펄스가 공급되는 기간부터 어드레스기간까지 턴-온상태를 유지한다.
- 본 발명의 플라즈마 디스플레이 패널의 구동방법의 서브필드는 모든 방전셀에 벽전하를 형성시키기 위한 초기화기간과, 모든 방전셀에 원하는 벽전하가 형성될 수 있도록 주사전국에 정극성의 강화펄스를 공급하는 제 1강화기간과, 정극성의 강화펄스가 공급된 후 부극성의 강화

필스를 공급하기 위한 제 2강화기간과, 방전셀을 선택하기 위하여 어드레스 방전을 일으키는 어드레스 기간과, 어드레스 방전이 일어난 방전셀들에서 계조값에 따른 소정횟수의 서스테인 방전을 일으키는 서스테인 기간을 포함한다.

- 46 상기 초기화기간은 셋업기간과 셋다운기간으로 나뉘며, 셋업기간동안 서스테인 전압으로 부터 서스테인전압과 셋업전압의 합전압까지 기울기를 가지고 상승하는 상승 램프파형이 공급 되고, 셋다운기간동안 서스테인 전압으로부터 부극성의 전압까지 기울기를 가지고 하강하는 하 강 램프파형이 공급된다.
- <47> 상기 부극성의 강화펄스는 부극성의 전압보다 높은 전압까지 기울기를 가지고 하강한다.
- 성기 목적 외에 본 발명의 다른 목적 및 특징들은 첨부도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.
- <49> 이하 도 6 내지 도 9를 참조하여 본 발명의 바람직한 실시예에 대하여 설명하기로 한다.
- <50> 도 6은 본 발명의 제 1실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.
- 도 6을 참조하면, 본 발명의 제 1실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 벽전하의 역전을 방지하기 위한 강화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
- <52> 초기화기간에 있어서, 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 동시에 인가된다. 이 상승 램프파형(Ramp-up)에 의해 전화면의 셀들 내에는 미약한 방전이 일어



나게 되어 셀들 내에 벽전하가 생성된다. 이와 같은 상승 램프파형(Ramp-up)은 서스테인전압 (Vs)으로부터 셋업전압(Vsetup)과 서스테인 전압(Vs)의 합 전압까지 상승한다.

√53 셋다운기간에는 상승 램프파형(Ramp-up)이 공급된 후, 상승 램프파형(Ramp-up)의 피크전입보다 낮은 정극성 전압(Vs)에서 떨어지는 하강 램프파형(Ramp-down)이 주사전극들(Y)에 동시에 인가된다. 하강 램프파형(Ramp-down)은 셀들 내에 미약한 소거방전을 일으킴으로써 셋업방전에 의해 생성된 벽전하 및 공간전하 중 불요전하를 소거시키게 되고 전화면의 셀들 내에 어드레스 방전에 필요한 벽전하를 균일하게 잔류시키게 된다. 실질적으로, 셋다운기간 동안 원하는 벽전하들이 잔류될 수 있도록 하강 램프파형(Ramp-down)은 서스테인전압(Vs)으로부터 부 극성의 전압(-Vy)까지 하강하게 된다.

○ 강화기간에는 기저전위(GND)로부터 셋업전압(Vsetup) 까지 상승하는 정극성의 강화필스 (Ramp-p)가 공급된다. 이와 같은 강화필스(Ramp-p)는 방전셀들에서 원하는 벽전하들이 형성될 수 있도록 미세 방전을 일으키게 된다. 이를 상세히 설명하면, 셋다운 기간동안 대부분의 방전셀들에 포함되어 있는 주사전극(Y)에는 부극성의 벽전하가 형성되고, 유지전극(Z)에는 정극성의 벽전하가 형성된다. 하지만, 일부 방전셀에 포함되어 있는 주사전극(Y)에는 도 5와 같이 정극성의 벽전하가 형성되게 된다. 강화기간 동안에는 정극성의 강화필스(Ramp-p)를 공급하여 모든 주사전극들(Y)에 부극성의 벽전하가 형성되도록 한다. 다시 말하여, 셋다운 기간동안정극성의 벽전하가 형성된 주사전극(Y)들도 강화기간을 거치면서 부극성의 벽전하가 형성되게 된다.

어드레스기간에는 부국성 스캔펄스(scan)가 주사전국들(Y)에 순차적으로 인가됨과 동시에 어드레스전국들(X)에 정국성의 데이터펄스(data)가 인가된다. 이 스캔펄스(scan)와 데이터 펄스(data)의 전압차와 초기화기간에 생성된 벽전압이 더해지면서 데이터펄스(data)가 인가되



는 셀 내에는 어드레스 방전이 발생된다. 어드레스방전에 의해 선택된 셀들 내에는 벽전하가 생성된다. 한편, 본 발명에서는 강화기간동안 모든 방전셀에 형성된 주사전극(Y)에 부극성의 벽전하가 형성되었기 때문에 안정된 어드레스 방전을 일으킬 수 있다. 따라서, 미스 라이팅 및/또는 휘점 오방전 현상을 방지할 수 있다.

*56> 한편, 셋다운 기간 및 어드레스 기간동안 유지전극들(Z)에는 서스테인 전압레벨(Vs)의 정극성의 직류전압이 공급된다. 그리고, 강화기간동안 유지전극들(Z)에는 기저전압원(GND)이 공급된다. 강화기간동안 유지전극들(Z)에 기저전압(GND)이 공급됨으로써 안정된 강화방전을 일으킬 수 있다.

서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)가 인가된다. 그러면 어드레스방전에 의해 선택된 셀은 셀 내의 벽전압과 서스테인펄스(sus)가 더해지면서 매 서스테인펄스(sus)가 인가될 때 마다 주사전극(Y)과 유지전극(Z) 사이에 면방전형태로 서스테인방전이 일어나게 된다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀 내의 벽전하를 소거시키게 된다.

<58> 도 7은 본 발명의 제 1실시예에 의한 주사전극 구동부를 개략적으로 나타내는 도면이다.

도 7을 참조하면, 본 발명의 제 1실시예에 의한 주사전극 구동부는 에너지 회수회로(41)와, 에너지 회수회로(41)와 드라이버 집적회로(Integrated Circuit : 이하 "IC"라 함)(42) 사이에 접속되는 제 4스위치(Q4)와, 제 4스위치(Q4)와 드라이브 IC(42) 사이에 접속되는 부극성전압 공급부(43) 및 스캔기준전압 공급부(44)와, 제 4스위치(Q4)와 부극성전압 공급부(43) 및 스캔기준전압 공급부(44) 사이에 접속되는 셋업 공급부(45)를 구비한다.




드라이브 IC(42)는 푸쉬풀 형태로 접속되며 에너지 회수회로(41), 부극성전압 공급부 (43), 셋업 공급부(45) 및 스캔기준전압 공급부(44)로부터 전압신호가 입력되는 제 10 및 제 11스위치들(Q10,Q11)로 구성된다. 제 10 및 제 11스위치들(Q10,Q11) 사이의 출력라인은 주사 전극라인(Y)들 중 어느 하나에 접속된다.

에너지 회수회로(41)는 주사전극라인(Y)들로부터 회수되는 에너지를 충전하기 위한 외부 커패시터(CexY)와, 외부 커패시터(CexY)에 병렬 접속된 스위치들(Q14,Q15)과, 제 1노드(n1)와 제 2노드(n2) 사이에 접속된 인덕터(Ly)와, 서스테인전압 공급원(Vs)과 제 2노드(n2) 사이에 접속된 제1 스위치(Q1)와, 제2 노드(n2)와 기저전압단자(GND) 사이에 접속된 제2 스위치(Q2)로 구성된다.

이 에너지 회수회로(41)의 동작을 설명하면 다음과 같다. 외부 캐패시터(CexY)에는 Vs/2 전압이 충전되어 있다고 가정한다. 제14 스위치(Q14)가 턴-온되면, 외부 캐패시터(CexY)에 충전된 전압은 제14 스위치(Q14), 제1 다이오드(D1), 인덕터(Ly)및 제4 스위치(Q4)를 경유하여 드라이브 IC(42)에 공급되고 드라이브 IC(42)의 도시하지 않은 내부 다이오드를 통해 주사전극라인(Y)에 공급된다. 이 때, 인덕터(Ly)는 방전셀에 등가적으로 형성되는 정전용량(C)과 직렬 LC 공진회로를 구성하게 되므로 주사전극라인(Y)들에는 대략 Vs의 전압이 공급된다.

이후, 제 1스위치(Q1)가 턴-온된다. 이렇게 제 1스위치(Q1)가 턴-온되면 서스테인전압 (Vs)이 제1 스위치(Q1)와 드라이브 IC(42)를 경유하여 주사전극라인(Y)들로 공급된다. 소정시간 후에 제1 스위치(Q1)는 턴-오프되고 제15 스위치(Q15)가 턴-온된다. 이때, 방전셀의 정전용량(C)에 충전된 에너지는 드라이브 IC(42), 제4 스위치(Q4), 제2 다이오드(D2) 및 제15 스위치(Q15)를 경유하여 외부 캐패시터(CexY)에 공급된다. 즉, 외부 캐패시터(CexY)에 PDP로부터 에너지가 회수된다. 이어서, 제15 스위치(Q15)가 턴-오프되고 제2 스위치(Q2)가 턴-온되면



주사전극라인(Y) 상의 전압은 기저전압(GND)을 유지한다. 이와 같이 에너지 회수회로(41)는 PDP로부터 에너지를 회수한 다음, 회수된 에너지를 다시 PDP로 공급함으로써 셋업기간과 서스 테인기간의 방전시에 과도한 소비전력을 줄이게 된다.

《64》 셋업 공급부(45)는 셋업전압원(Vsetup)과 제 3노드(n3) 사이에 접속된 제 4다이오드(D4) 및 제 3스위치(Q3)를 구비한다. 제 4다이오드(D4)는 제 3노드(n3)로 부터 셋업전압원(Vsetup) 쪽으로 흐르는 역방향 전류를 차단한다. 이와 같은 셋업 공급부(45)는 에너지 회수회로(41)로 부터 공급되는 Vs의 전압과 Vsetup 전압을 합하기 위한 도시되지 않은 캐패시터를 추가로 구비한다. 아울러, 제 3스위치(Q3) 앞단에는 제 1가변저항(R1)이 접속된다. 제 1가변저항(R1)은 제 3스위치(Q3)의 채널폭이 서서히 열리도록 제한함으로써 소정의 기울기를 가지는 상승 램프파형(Ramp-up)이 공급될 수 있도록 한다.

《65》 셋업기간동안 에너지 회수회로(41)로부터 주사전극라인들(Y)로 Vs의 전압이 공급된다. 이때, 주사전극라인들(Y)은 Vs의 전압으로 급격히 상승한다. 이후, 제 3스위치(Q3)가 도시되지 않은 타이밍 콘트롤러부터의 제어신호(setup)에 응답하여 절환됨으로써 소정의 기울기를 가지는 상승 램프파형(Ramp-up)이 제 3노드(n3)(즉, 주사전극라인들(Y))로 공급된다. 실제로, 셋업기간동안 도시되지 않은 캐패시터에 합해진 Vs+Vsetup 전압값을 가지는 상승 램프파형 (Ramp-up)이 제 3노드(n3)로 공급된다.

- 그리고, 셋업 공급부(45)는 강화기간동안 강화펄스(Ramp-p)(상승램프 파형과 동일 기울 기를 갖는다)를 제 3노드(n3)를 경유하여 드라이브 IC(42)로 공급한다. 여기서, 강화펄스 (Ramp-p)는 Vsetup의 전압까지 상승한다. 제 3노드(n3)로 공급된 강화펄스(Ramp-p)는 드라이 브 IC(42)를 경유하여 주사전극들(Y)로 공급된다. 이때, 방전셀들에는 강화방전이 발생되고, 이에 따라 주사전극(Y)에는 부극성의 벽전하들이 형성되게 된다.





스캔기준전압 공급부(44)는 스캔기준전압원(Vsc)과 제4 노드(n4) 사이에 접속되는 제8 스위치(Q8)로 구성된다. 제8 스위치(Q8)는 어드레스기간 동안 제 4노드(n4)로 스캔기준전압 (Vsc)을 공급한다.

부극성전압 공급부(43)는 제 3노드(n3)와 스캔전압원(-Vy) 사이에 병렬로 접속된 제 5스위치(Q5) 및 제 6스위치(Q6)를 구비한다. 제 5스위치(Q5)는 셋다운기간동안 하강램프파형 (Ramp-down)을 제 3노드(n3)로 공급한다. 이를 위해, 제 5스위치(Q5)의 게이트단자에는 제 2 가변저항(R2)이 접속된다. 제 2가변저항(R2)은 제 5스위치(Q5)의 채널폭이 서서히 열리도록 제한함으로써 소정의 기울기를 하강 램프파형(Ramp-down)이 공급될 수 있도록 한다. 제 6스위치(Q6)는 어드레스기간동안 제 3노드(n3)로 스캔펄스(scan)를 공급한다.

여기서, 부극성전압 공급부(43)에 포함되어 있는 제 5스위치(Q5) 및 제 6스위치(Q6)는 제 3노드(n3)에 동일전압, 즉 스캔전압(-Vy)의 전압을 공급하게 된다. 여기서, 제 5스위치 (Q5)는 셋다운기간에 이용되고 제 6스위치(Q6)는 어드레스기간에 이용되기 때문에 본 발명의 제 1실시예에서는 부극성전압 공급부(43)에 2개의 스위치(Q5,Q6)들이 포함되게 되고, 이에 따라 제조비용이 상승되는 문제점이 발생된다.

이와 같은 문제점을 극복하기 위하여 도 8 및 도 9와 같은 본 발명의 제 2실시예에 의한 구동방법 및 주사전극 구동부가 제안된다. 도 8 및 도 9를 설명할 때 도 6 및 도 7과 동일한 기능을 하는 파형(또는 구성)은 동일 부호를 할당함과 아울러 상세한 설명은 생략하기로 한다.

<71> 도 8은 본 발명의 제 2실시예에 의한 플라즈마 디스플레이 패널의 구동방법을 나타내는 파형도이다.



- 도 8을 참조하면, 본 발명의 제 2실시예에 의한 PDP는 전화면을 초기화시키기 위한 초기화기간, 벽전하의 역전을 방지하기 위한 강화기간, 셀을 선택하기 위한 어드레스 기간 및 선택된 셀의 방전을 유지시키기 위한 서스테인기간으로 나뉘어 구동된다.
- 조기화기간 중 셋업기간에는 모든 주사전극들(Y)에 상승 램프파형(Ramp-up)이 공급된다.
 이 상승 램프파형(Ramp-up)에 의하여 셀들 내에서 미세 방전이 일어나 셀들 내에 벽전하가 형성된다. 이와 같은 상승 램프파형(Ramp-up)은 서스테인전압(Vs)으로부터 셋업전압(Vsetup)과서스테인전압(Vs)의 합 전압까지 상승한다.
- 《74》 셋다운기간에는 모든 주사전극들(Y)에 하강 램프파형(Ramp-down)이 공급된다. 이 하강 램프파형(Ramp-down)에 의하여 셀들 내에 미세방전이 일어나 셀들내에 벽전하를 균일하게 잔류 시키게 된다. 이와 같은 하강 램프파형(Ramp-down)은 서스테인전압(Vs)으로부터 부극성의 스 캔전압원(-Vy)의 전압까지 하강된다.
- 어드레스기간에는 부극성의 스캔펄스(scan)가 주사전극(Y)에 순차적으로 인가됨과 동시에 어드레스전극들(X)에 정극성의 데이터펄스(data)가 인가되어 방전셀을 선택한다.



한편, 셋다운 기간 및 어드레스 기간동안 유지전극들(Z)에는 서스테인 전압레벨(Vs)의 정극성의 직류전압이 공급된다. 그리고, 강화기간동안 유지전극들(Z)에는 기저전압원(GND)이 공급된다.

서스테인기간에는 주사전극들(Y)과 유지전극들(Z)에 교번적으로 서스테인펄스(sus)를 공급함으로서 어드레스기간에 선택된 방전셀들에서 서스테인 방전을 일으킨다. 마지막으로, 서스테인방전이 완료된 후에는 펄스폭이 작은 소거 램프파형(erase)이 유지전극(Z)에 공급되어 셀내의 벽전하를 소거시키게 된다.

<79> 도 9는 본 발명의 제 2실시예에 의한 주사전극 구동부를 나타내는 도면이다.

도 9를 참조하면, 본 발명의 제 2실시예에 의한 주사전극 구동부는 에너지 회수회로
 (41), 에너지 회수회로(41)와 드라이브 IC(42) 사이에 접속되는 제 4스위치(Q4)와, 제 4스위치(Q4)와 드라이브 IC(42) 사이에 접속되는 부극성전압 공급부(50) 및 스캔기준전압 공급부(44)와, 제 4스위치(Q4)와 부극성전압 공급부(50)및 스캔기준전압 공급부(44)사이에 접속되는 셋업 공급부(45)를 구비한다.

드라이브 IC(42)는 푸쉬풀 형태로 접속되며 자신에게 공급되는 전압을 선택적으로 주사 전극들(Y)로 공급한다. 다시 말하여, 드라이브 IC(42)는 제 10스위치 및 제 11스위치(Q11)에 공급되는 전압 중 어느 하나를 선택적으로 주사전극들(Y)로 공급한다. 이를 위해, 드라이브 IC(42)와 병렬로 제 9스위치(Q9)가 설치된다. 제 9스위치(Q9)는 선택적으로 드라이브 IC(42) 의 양측단을 전기적으로 분리시킨다.



- 예너지 회수회로(41)는 서스테인 기간동안 드라이브 IC(42)로 서스테인전압값을 가지는 서스테인 펄스(sus)를 공급한다. 아울러, 에너지 회수회로(41)를 셋업기간동안 제 3노드(n3)로 Vs의 전압을 공급한다.
- 《83》 셋업 공급부(45)는 셋업기간동안 소정의 기울기 및 전압값(Vs+Vsetup)을 가지는 상승 램 프파형(Ramp-up)을 드라이브 IC(42)로 공급한다. 아울러, 셋업 공급부(45)는 강화기간동안 상 승 램프파형(Ramp-up)과 동일 기울기를 가지는 정극성 강화펄스(Ramp-p)를 드라이브 IC(42)로 공급한다. 여기서, 강화펄스(Ramp-p)는 Vsetup의 전압값까지 상승된다.
- 스캔기준전압 공급부(44)는 스캔기준전압원(Vsc)과 제 4노드(n4) 사이에 접속는 제 8스위치(Q8)로 구성된다. 제 8스위치(Q8)는 어드레스기간 동안 제 4노드(n4)(즉, 제 10스위치(Q10))로 스캔기준전압(Vsc)을 공급한다. 여기서, 어드레스기간동안 제 9스위치(Q9)는 턴-오프상태를 유지한다.
- 부극성전압 공급부(50)는 제 3노드(n3)와 스캔전압원(-Vy) 사이에 하나의 스위치, 즉 제 6스위치(Q6)를 구비한다. 제 6스위치(Q6)의 게이트단자에는 제 6스위치(Q6)의 채널폭을 제한하여 제 3노드(n3)로 공급되는 스캔전압(-Vy)이 소정의 기울기를 가지고 하강될 수 있도록 하는 제 2가변저항(R2)이 접속된다. 셋다운기간동안 제 6스위치(Q6)가 턴-온되어 제 3노드(n3)로 하강 램프파형(Ramp-down)이 공급되도록 한다. 제 3노드(n3)로 공급된 하강 램프파형 (Ramp-down)은 드라이브 IC(42)에 의해 주사전극들(Y)로 공급된다.
- 아울러, 부극성전압 공급부(50)는 강화기간동안 부극성의 강화펄스(Ramp-d)를 제 3노드 (n3)로 공급한다. 이를 상세히 설명하면, 주사전극들(Y)에 정극성의 강화펄스(Ramp-p)가 공급된 후 제 6스위치(Q6)가 턴-온된다. 제 6스위치(Q6)가 턴-온되면 제 3노드(n3)는 기저전압 (GND)으로부터 소정의 기울기를 가지고 서서히 하강하게 된다. 이때, 드라이브 IC(42)는 제 3



노드(n3)로 인가되는 전압을 주사전극들(Y)로 공급한다.(즉, 주사전극들(Y)에 부극성의 강화될 스(Ramp-d)가 공급된다) 여기서, 드라이브 IC(42)의 제 11스위치(Q11)는 제 3노드(n3)의 전압 값이 -Vy로 하강되기 전에 오프된다. 따라서, 주사전극들(Y)에 공급되는 부극성의 강화펄스 (Ramp-d)는 -Vy의 전압까지 하강되지 않는다.

*** 한편, 제 6스위치(Q6)는 부극성의 강화펄스(Ramp-d)가 공급된 후 어드레스기간동안 턴-온상태를 유지한다. 따라서, 제 3노드(n3)의 전압값은 스캔전압(-Vy)의 전압값을 갖는다. 어 드레스기간동안 드라이브 IC(42)는 제 3노드(n3) 또는 제 4노드(n4)로 인가되는 전압 중 어느 하나의 전압을 주사전극들(Y)로 공급한다. 다시 말하여, 주사전극(Y)으로 스캔펄스가 공급될 때 제 3노드(n3)로 인가되는 전압을 주사전극(Y)으로 공급하고, 그 외의 경우에는 제 4노드 (n4)로 인가되는 전압을 주사전극(Y)으로 공급한다.

즉, 본 발명의 제 2실시예에서는 어드레스기간 이전에 드라이브 IC(42)의 일측단으로 공급되는 전압값을 스캔전압(-Vy)과 유사한 전압까지 하강시킴으로써 부극성전압 공급부(50)에 1개의 스위치(Q6)만이 포함되게 된다. 따라서, 본 발명의 제 2실시예에서는 제조비용을 절감할수 있다.

【발명의 효과】

상술한 바와 같이, 본 발명에 따른 플라즈마 디스플레이 패널의 구동장치 및 방법에 의하면 리셋기간 이후에 정극성의 강화펄스를 공급하여 벽전하의 역전현상을 방지할 수 있다.
아울러, 정극성의 강화펄스 이후에 부극성의 강화펄스를 공급함으로써 주사전극 구동부에 포함되는 스위치의 수를 줄일 수 있고, 이에 따라 제조비용이 절감되게 된다.



이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세 서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져 야만 할 것이다.



【특허청구범위】

【청구항 1】

초기화기간동안 주사전극들로 상승 램프파형을 공급함과 아울러 상기 초기화기간에 이은 강화기간동안 상기 주사전극들로 정극성의 강화펄스를 공급하기 위한 셋업 공급부와,

상기 초기화기간동안 상기 주사전극들로 하강 램프파형을 공급함과 아울러 상기 강화기 간동안 상기 주사전극들로 부극성의 강화펄스를 공급하기 위한 부극성전압 공급부를 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.

【청구항 2】

제 1항에 있어서,


상기 부극성전압 공급부는 하나의 스위칭소자만을 구비하는 것을 특징으로 하는 플라즈 마 디스플레이 패널의 구동장치.

【청구항 3】

제 1항에 있어서.

상기 부극성전압 공급부는 드리이브 집적회로의 일측과 스캔전압원 사이에 설치되는 스 위칭소자와,

상기 스위칭소자의 게이트단자에 접속되어 상기 스위칭소자의 채널폭을 제한하기 위한 가변저항을 구비하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.





【청구항 4】

제 1항에 있어서,

상기 부극성의 강화펄스는 상기 하강 램프파형의 전압값보다 높은 전압까지 하강되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.

【청구항 5】

제 3항에 있어서,

상기 스위칭소자는 상기 부극성의 강화펄스가 공급되는 기간부터 어드레스기간까지 턴-온상태를 유지하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동장치.

【청구항 6】

한 프레임이 다수의 서브필드를 포함하는 플라즈마 디스플레이 패널에 있어서,

상기 프레임에 포함된 적어도 하나 이상의 서브필드는

모든 방전셀에 벽전하를 형성시키기 위한 초기화기간과,

상기 모든 방전셀에 원하는 벽전하가 형성될 수 있도록 주사전극에 정극성의 강화될스 를 공급하는 제 1강화기간과,

상기 정극성의 강화펄스가 공급된 후 부극성의 강화펄스를 공급하기 위한 제 2강화기간 과,

상기 방전셀을 선택하기 위하여 어드레스 방전을 일으키는 어드레스 기간과,

상기 어드레스 방전이 일어난 방전셀들에서 계조값에 따른 소정횟수의 서스테인 방전을 일으키는 서스테인 기간을 포함하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법



【청구항 7】

제 6항에 있어서,

상기 초기화기간은 셋업기간과 셋다운기간으로 나뉘며,

상기 셋업기간동안 서스테인 전압으로부터 서스테인천압과 셋업전압의 합전압까지 기울 기를 가지고 상승하는 상승 램프파형이 공급되고,

상기 셋다운기간동안 상기 서스테인 전압으로부터 부극성의 전압까지 기울기를 가지고 하강하는 하강 램프파형이 공급되는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법

【청구항 8】


제 7항에 있어서,

상기 부극성의 강화펄스는 상기 부극성의 전압보다 높은 전압까지 기울기를 가지고 하강하는 것을 특징으로 하는 플라즈마 디스플레이 패널의 구동방법.




【도면】

[도 1]





[도 2]






[도 3]









셋다운



[도 6]




[도 7]





[도 8]



[도 9]

